BITS पिलानी (गोवा परिसर) में रिसर्च फेलो अवसर (PhD अभ्यर्थियों हेतु) — CREST प्रायोजित परियोजना

यह सामग्री केवल आपके द्वारा दिए गए आधिकारिक जॉब नोटिफिकेशन/विज्ञापन में उपलब्ध जानकारी के आधार पर तैयार की गई है। जो जानकारी नोटिफिकेशन में नहीं दी गई है, उसे स्पष्ट रूप से “आधिकारिक नोटिफिकेशन में उल्लेखित नहीं” लिखा गया है।

संस्था का विवरण

संस्था का नाम (English)	Birla Institute of Technology & Science, Pilani (BITS Pilani) – K. K. Birla Goa Campus
संस्था का नाम (Hindi)	बिरला प्रौद्योगिकी एवं विज्ञान संस्थान, पिलानी (BITS पिलानी) – के. के. बिरला गोवा परिसर
विभाग / यूनिट	Electrical and Electronics Engineering
परियोजना प्रायोजन / संदर्भ	CREST प्रायोजित शोध परियोजना (यह पद CREST फंडेड प्रोजेक्ट के अंतर्गत है)

पद / डिज़ाइनेशन विवरण

नोटिफिकेशन के अनुसार यह अवसर केवल PhD अभ्यर्थियों (PhD aspirants) के लिए लागू है।

विषय	विवरण
डिज़ाइनेशन (English)	Research Fellow
डिज़ाइनेशन (Hindi)	रिसर्च फेलो (शोध फेलो)
कुल रिक्तियां	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं
रोज़गार प्रकार (employmentType)	Research Fellow (CREST परियोजना; PhD अभ्यर्थियों हेतु)। स्थायी/अनुबंध/फुल-टाइम जैसे सटीक शब्द आधिकारिक नोटिफिकेशन में उल्लेखित नहीं हैं।
कार्यस्थल (जैसा नोटिफिकेशन में दिया गया)	BITS पिलानी, के. के. बिरला गोवा परिसर, गोवा

लोकेशन (Structured Fields) — जैसा उपलब्ध है

streetAddress	city	state	country	postalCode
आधिकारिक नोटिफिकेशन में उल्लेखित नहीं	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं	गोवा (आधिकारिक नोटिफिकेशन में उल्लेखित)	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं

वेतन / फेलोशिप (baseSalary)

baseSalary	₹37,000 – ₹42,000 प्रति माह (PhD के वर्ष और प्रदर्शन के आधार पर)
अन्य भत्ते / लाभ	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं

परियोजना (Project) का विवरण

परियोजना शीर्षक (Project Title)	Low-Noise Adaptation of State-of-the-Art High-Speed Comparators Using Random Noise Cancellation Techniques and ML-Assisted Optimization
परियोजना कोड (Project Code)	TOPS/12/25/105
Broad Area	Analog Circuit Design, High-speed Comparators, VLSI
अवधि (Duration)	BITS पिलानी के नियमों के अनुसार (नोटिफिकेशन में PhD प्रोग्राम की पात्रता/प्रक्रिया हेतु लिंक देखने का निर्देश दिया गया है)

कार्य का दायरा (Scope of Work) — जैसा नोटिफिकेशन में दिया गया

लो-नॉइज़ हाई-स्पीड डायनेमिक कम्पेरेटर्स का डिजाइन, ऑप्टिमाइज़ेशन और सिलिकॉन वैलिडेशन।
ML (Machine Learning) आधारित design-space optimization।
65 nm में post-silicon characterization।
इंडस्ट्री सहयोगियों (industry collaborators) के साथ इंटरैक्शन।

पात्रता मानदंड (Eligibility Criteria)

मानदंड	आवश्यकता (जैसा नोटिफिकेशन में दिया गया)
कौन आवेदन कर सकता है	केवल PhD अभ्यर्थी (PhD aspirants)
आवश्यक शैक्षिक योग्यता	मान्यता प्राप्त विश्वविद्यालय से EEE / Electronics / Communication / Instrumentation (या समकक्ष) में Post Graduate या Graduate डिग्री
GATE	GATE स्कोर अनिवार्य नहीं
वांछनीय योग्यता / कौशल	VLSI और analog circuit design में मजबूत पृष्ठभूमि; Cadence Virtuoso का ज्ञान अतिरिक्त लाभ
PhD पात्रता संदर्भ	नोटिफिकेशन में BITS पिलानी PhD प्रोग्राम की पात्रता/योग्यता प्रक्रिया देखने हेतु लिंक संदर्भित किया गया है (नीचे “Official Links” में दिया गया है)।

अनुभव आवश्यकताएँ, राष्ट्रीयता/डोमिसाइल नियम, मेडिकल/फिजिकल मानक, तथा श्रेणी-आधारित छूट जैसी अतिरिक्त बातें आधिकारिक नोटिफिकेशन में उल्लेखित नहीं हैं।

महत्वपूर्ण तिथियाँ (Important Dates)

इवेंट	तिथि
आवेदन की अंतिम तिथि	28 फरवरी 2026
आवेदन शुरू होने की तिथि	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं
इंटरव्यू / टेस्ट / शॉर्टलिस्टिंग शेड्यूल	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं
एडमिट कार्ड / परीक्षा तिथि / परिणाम	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं

आवेदन प्रक्रिया (Application Process)

आवेदन के लिए CV + Cover Letter जमा करना आवश्यक है। कवर लेटर में भूमिका/जिम्मेदारियों/आवश्यकताओं के साथ आपका संरेखण (alignment) / औचित्य (justification) स्पष्ट रूप से दर्शाया जाना चाहिए।

आवेदन का माध्यम

ऑनलाइन (आधिकारिक नोटिफिकेशन में दिए गए Google Form के माध्यम से)

स्टेप-बाय-स्टेप प्रक्रिया (जैसा नोटिफिकेशन में दिया गया)

अपना अपडेटेड CV तैयार करें।
कवर लेटर तैयार करें जिसमें भूमिका/जिम्मेदारियों/आवश्यकताओं के साथ आपका alignment/justification स्पष्ट हो।
आधिकारिक Google Form लिंक के माध्यम से आवेदन सबमिट करें।

आवेदन लिंक

Google Form	https://forms.gle/T93y3xGSrR8AHGAg6
ऑफलाइन आवेदन / डाक पता	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं
ईमेल द्वारा आवेदन	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं
दस्तावेज़ अपलोड साइज/फॉर्मेट	आधिकारिक नोटिफिकेशन में उल्लेखित नहीं

चयन प्रक्रिया (Selection Process)

आधिकारिक नोटिफिकेशन में चयन प्रक्रिया के चरण (जैसे लिखित परीक्षा/इंटरव्यू/स्किल टेस्ट/डॉक्यूमेंट वेरिफिकेशन/मेडिकल आदि) का विवरण उल्लेखित नहीं है।

आयु सीमा (Age Limit)

न्यूनतम आयु, अधिकतम आयु, आयु गणना की कट-ऑफ तिथि तथा आयु में छूट/आरक्षण से संबंधित नियम आधिकारिक नोटिफिकेशन में उल्लेखित नहीं हैं।

आरक्षण विवरण (Reservation Details)

श्रेणीवार रिक्तियां (UR/EWS/OBC/SC/ST/PwBD/ExSM आदि) तथा आरक्षण/क्षैतिज आरक्षण नियम आधिकारिक नोटिफिकेशन में उल्लेखित नहीं हैं।

आवेदन शुल्क (Application Fees)

आवेदन शुल्क (श्रेणीवार शुल्क, भुगतान माध्यम, शुल्क छूट/माफी) का विवरण आधिकारिक नोटिफिकेशन में उल्लेखित नहीं है।

आवास व्यवस्था (Accommodation)

नोटिफिकेशन के अनुसार, जॉइनिंग के समय उपलब्धता और संस्थान के नियमों के अधीन हॉस्टल आवास प्रदान किया जाएगा।

नोटिफिकेशन में उल्लिखित Investigators

भूमिका	नाम (जैसा नोटिफिकेशन में दिया गया)
Principal Investigator	Dr. Ria Rashid
Co-Principal Investigator	Mr. Komala Krishna K.

हेल्पलाइन / संपर्क जानकारी

हेल्पलाइन नंबर, ईमेल, संपर्क पता या कार्यालय समय का विवरण आधिकारिक नोटिफिकेशन में उल्लेखित नहीं है।

Official Links (जैसा नोटिफिकेशन में संदर्भित)

BITS पिलानी PhD प्रोग्राम जानकारी / पात्रता संदर्भ (नोटिफिकेशन में दिया गया): http://www.bitsadmission.com/phmain.aspx

बिरला प्रौद्योगिकी एवं विज्ञान संस्थान, पिलानी भर्ती 2026